PENSKALAAN GET DIELEKTRIK BAGI TEKNOLOGI 0.18 μm CMOS

Abstract

Peranti CMOS dengan saiz salur 0.18μm direkabentuk berdasarkan transistor CMOS dengan saiz salur 0.35μm yang telah direkabentuk dan difabrikasikan dengan cara yang sama sebelum ini. Beberapa parameter penting yang harus ditekankan semasa proses penskalaan adalah saiz salur, ketebalan oksida get, implantasi ion bagi pembetulan voltan ambang serta parameter-parameter yang berkaitan. Proses fabrikasi MOS ini dijalankan secara simulasi menggunakan satu perisian yang dikeluarkan oleh syarikat Silvaco Inc. iaitu Virtual Wafer Fabrication (VWF) Silvaco TCAD Tools. MOS jenis-n dan MOS jenis-p disimulasikan secara berasingan bagi memudahkan dan memendekkan tempoh simulasi tersebut. Dua bahagian utama daripada perisian ini akan digunakan iaitu Athena bagi memfabrikasikan peranti yang dikehendaki secara simulasi, dan Atlas bagi mensimulasikan ciri-ciri peranti tersebut. Hasil simulasi adalah seperti berikut; voltan ambang bagi nMOS adalah 0.5V manakala bagi pMOS ialah 0.85V. Ciri-ciri penting yang lain adalah kedalaman simpang Xj bagi nMOS ialah 0.21μm dan bagi pMOS ialah 0.12 μm. Nilai rintangan helaian bagi polisilikon adalah 5.7 ohm/segi dan 2.2 ohm/segi masing –masing bagi nMOS dan pMOS. Kesimpulannya ialah hasil simulasi pemprosesan bagi get skala sangat menghampiri nilai sebenar bagi voltan ambang yang terletak dalam julat 0.4 hingga 0.6V.